TECH
PAPERS.

Artículos técnicos en profundidad, decisiones de arquitectura y análisis de sistemas.

ProveIR: Compila Una Vez, Prueba Muchas — Dentro del Sistema de Templates de Circuitos de Achronyme

Este artículo explora ProveIR, la representación intermedia que impulsa los bloques prove de Achronyme. ProveIR es un sistema de templates de circuitos paramétricos: los bloques prove se compilan una vez en tiempo de compilación, se serializan en el constant pool del bytecode, y se instancian en runtime con valores capturados del scope circundante. El artículo deconstruye el pipeline completo — desde AST hasta template ProveIR, clasificación de capturas, serialización, instanciación a IR SSA, optimización, y finalmente generación de constraints R1CS o Plonkish — explicando por qué esta capa intermedia es esencial para la correctitud, el rendimiento y la portabilidad entre campos primos.

Advanced
Leer paper

Del AST a Restricciones Aritméticas: Cómo Achronyme Compila Código en Pruebas de Conocimiento Cero

Este paper proporciona un análisis técnico exhaustivo del pipeline de compilación de conocimiento cero de Achronyme. Enfocándose en la ruta de compilación de circuitos, deconstruye cómo las construcciones de alto nivel se transforman en una representación intermedia SSA libre de phi-nodes, se optimizan mediante plegado de constantes, eliminación de código muerto, propagación booleana y análisis de contaminación, y luego se traducen en aritmetizaciones R1CS o Plonkish. El análisis tiende un puente entre el diseño tradicional de compiladores y las estrictas realidades matemáticas de los circuitos criptográficos.

Advanced
Leer paper

Anatomía de una Máquina Virtual: De la Pila a los Registros en Achronyme

Este paper explora los fundamentos arquitectónicos de las Máquinas Virtuales, analizando las diferencias estructurales entre los modelos basados en Pila y en Registros. A través del caso de estudio del lenguaje Achronyme, se demuestra cómo el cuello de botella inherente de las Stack VMs en operaciones criptográficas fue mitigado al adoptar una Register-based VM (inspirada en RISC, Lua 5.0 y Dalvik), reduciendo el overhead del dispatch loop y optimizando la localidad de caché.

Advanced
Leer paper